Dimes-onderzoeker neemt TFT’s op de korrel

30 mei 2010

Door zelf te kiezen waar de breuklijnen in polysilicium terechtkomen en daar de plaatsing van schakelingen op aan te passen, wist de Delftse onderzoeker Ryoichi Ishihara ongekend goed presterende TFT’s te maken.

Een beetje opmerkelijk is het wel, erkent universitair hoofddocent Ryoichi Ishihara van onderzoeksinstituut Dimes. Hij verruilde Tokio voor Delft om onderzoek te doen aan thin-film transistors (TFT’s), terwijl Japan hét centrum van de wereld is op dat gebied. Maar toen hij een kleine vijftien jaar geleden als jonge postdoc de goed geoutilleerde cleanroom van Dimes aanschouwde, was er niet veel meer voor nodig om hem over de streep te trekken. Dimes op zijn beurt was op zoek naar een talentvolle onderzoeker die het maximale uit de gloednieuwe excimeerlaser zou halen. De cleanroom en de laser haalden Ishihara naar Delft, de vrijheid heeft hem daar gehouden, vertelt hij in knap Nederlands. ‘In Japan is onderzoek meer een top-downaangelegenheid.’

Op de International Electron Device Meeting (IEDM), bekend om zijn zeer strenge selectiebeleid, toonde de Delftse Japanner onlangs transistoren die niet op een ondergrond van kristallijn silicium waren aangebracht, maar wel als zodanig presteerden. De vele breuklijnen in het substraat deerden de schakelingen niet, vanwege het simpele feit dat Ishihara ervoor had gezorgd dat het hart van elke transistor precies op een breukvrij eilandje terecht was gekomen. Als het kanaal van een transistor op zo’n zogenaamde korrelgrens terechtkomt, wordt de mobiliteit van elektronen of gaten ernstig aangetast. Voor de bron en afvoer is het minder erg, want door de hoge dotering zijn daar ladingsdragers zat.

Hoe krijgt Ishihara het voor elkaar om transistoren zo nauwkeurig neer te leggen dat ze geen last hebben van korrelgrenzen? In ieder geval niet door een willekeurig polykristallijn oppervlak in kaart te brengen en die informatie te gebruiken om de schakelaars te positioneren – van zo’n bewerkelijke en onpraktische procedure zou de IEDM-selectiecommissie niet onder de indruk zijn. ‘Het enige alternatief is ervoor te zorgen dat je precies weet waar de korrelgrenzen terechtkomen’, vertelt Ishihara.

Hij doopte de procedure die hij daartoe een jaar of tien geleden ontwikkelde het micro-Czochralski-proces, naar het recept om ingots te maken. Deze massieve staven kristallijn silicium waaruit wafers worden gezaagd, groeien vanaf een entkristal waarop gesmolten silicium zich afzet. Ishihara past hetzelfde principe toe, maar dan in het klein op een wafer.

Gecontroleerd

Ishihara’s micro-Czochralski-proces begint met het aanbrengen van een fotolithografisch gedefinieerd, regelmatig patroon van putjes in een dikke laag siliciumoxide. Eerst worden in dit materiaal anisotroop grofstoffelijke gaten geëtst. Na een tweede depositie siliciumdioxide blijven er inkepingen van 0,1 micrometer breed en 1 micrometer diep over. Vervolgens wordt het waferoppervlak  bedekt met amorf silicium, dat ook in de gaatjes kruipt. Nu is het zaak dit silicium te herkristalliseren.

Dat is waar de excimeerlaser om de hoek komt kijken. Door een kortstondige laserbehandeling smelt het silicum, maar de energiedosis is zo te kiezen dat precies op de bodem van de putjes een klein beetje vast blijft. Dat dient als entkristal, van waaraf het gesmolten silicium kristalliseert. Het kristallisatieproces werkt zich een weg omhoog in de putjes en spreidt zich na het passeren van de rand over het waferoppervlak uit. Onvermijdelijk komt het stollende silicium uit het ene putje uiteindelijk silicium uit omringende putjes tegen. Daar vormen zich de korrelgrenzen.

Amorf silicium op de bodem induceert de groei van verschillende kristalvormen, maar als het putje diep genoeg is, bereikt altijd dezelfde vorm het waferoppervlak.

‘Het patroon van putjes vertaalt zich in een patroon van gelijkvormige korrels. Omdat je weet waar je de putjes hebt geslagen en de kristallisatie overal even snel gaat, weet je waar de korrels komen te liggen en dus waar je transistoren kunt plaatsen’, zegt Ishihara. De ruwweg vierkante korrels meten ongeveer drie bij drie tot maximaal negen bij negen micrometer. ‘Groter kan niet, want dan kristalliseert silicium ook ‘spontaan’, onafhankelijk van het proces dat in het putje is begonnen. De kristallisatie verloopt dan niet meer gecontroleerd.’

Het is sowieso opmerkelijk dat amorf silicium als entkristal toch mooie kristallijnen domeinen oplevert. ‘Dat komt door competitie. Verschillende kristalvormen groeien met een verschillende snelheid. Bij een diepte-breedteverhouding van 1:10 wint er altijd eentje’, verduidelijkt de Delftse onderzoeker. Op een opname met de elektronenmicroscoop is echter te zien dat de korrels niet perfect zijn: ze vertonen interne breuklijnen. Dat blijkt niet erg. ‘Dat zijn kristallografische defecten die geen grote nadelige elektronische gevolgen hebben.’

Wildere ideeën

Natuurlijk was Ishihara’s volgende stap de fabricage van transistoren op zijn gepatroneerde wafers. Of, om precies te zijn, TFT’s. Single-grain TFT’s (SG-TFT’s) noemde Delftse wetenschapper ze, om tot uitdrukking te brengen dat elke korrel een eigen schakeling krijgt. Ishihara gebruikte een doorsnee fabricageproces, maar met het oog op industriële toepassing legde hij zichzelf de beperking op om de temperatuur na herkristallisatie niet boven 330 graden Celsius te laten uitkomen. Hogere temperaturen zouden industriële toepassing in de weg staan.

Mobiliteitsmetingen toonden aan dat de SG-TFT’s van 2,0 bij 1,9 micrometer net zo goed presteren als transistoren op silicium. Afhankelijk van in welke richting je meet, hebben elektronen in SG-TFT’s een mobiliteit van gemiddeld 530 tot 600 cm2/Vs. Vergelijkbare TFT’s, die Ishihara volgens precies dezelfde procedure op een silicium-op-isolatorsubstraat bakte, halen 700 cm2/Vs. Voor de meeste TFT’s, bijvoorbeeld in displays, is 100 cm2/Vs een mooie waarde. ‘De SG-TFT’s zijn dus van topkwaliteit’, zegt Ishihara. ‘Wel is de spreiding in mobiliteit een stuk groter, ongeveer 15 procent. Dat komt door kleine kristallografische defecten en de willekeurige oriëntatie van de silicium korreltjes.’

Met 250 cm2/Vs is de mobiliteit van gaten in SG-TFT’s eveneens vergelijkbaar met die in bulk-CMos, maar het kan beter. Voor CMos worden normaal gesproken wafers genomen met de kristallografische oriëntatie 100. Die structuur heeft de hoogste elektronen- maar ook de laagste gatenmobiliteit. Het is dus de normaalste zaak van de wereld dat de performance van PMos achterblijft bij NMos en dat dus de performance van CMos niet optimaal is. Wat nu als je PMos kunt leggen op een ondergrond die vriendelijker is voor gaten? Die ondergrond bestaat namelijk: de 110-structuur van silicium.

Ishihara combineerde daartoe metal-induced lateral crystallisation (Milc) met zijn micro-Czochralski-proces. Door nikkelsilicide in plaats van amorf silicium als entkristal op de bodem van putjes aan te brengen, kun je een 100- of juist een 110-structuur induceren, afhankelijk van details in het Milc-proces. En heel belangrijk: je kunt groepsgewijs putjes van verschillende entkristallen voorzien. Zo wist Ishishara dus NMos en PMos op verschillende ondergrond te combineren op één wafer. Het NMos had een elektronenmobiliteit van 900 cm2/Vs en het PMos had een gatenmobiliteit van 400 cm2/Vs, beide bijzonder hoog dus.

Om aan te tonen dat je probleemloos verschillende soorten circuits kunt maken van SG-TFT’s, vervaardigde Ishihara een SRam, een analoge operationele versterker en spanningsreferentie en een RF low-noise versterker, samen met zijn Delftse collega John Long. Maar Ishihara werkt ook al aan veel wildere ideeën, zoals 3D-IC’s. ‘Je kunt de SG-TFT’s afdekken en daarbovenop een nieuwe IC-laag bouwen. Met kleine verticale interconnects kun je de lagen op device level met elkaar verbinden. We hebben al een driedimensionale inverter gemaakt, maar toepassingen als 3D-driver-IC’s voor displays, geïntegreerde sensoren en goedkope maar toch snelle IC’s liggen binnen handbereik.’

Ishihara werkt nu samen met het Holst Centre en Philips aan het verlagen van de maximale procestemperatuur van 330 naar minder dan 150 graden Celsius, zodat hij op plastic substraten kan gaan werken. STW ondersteunt dat streven financieel. ‘Het doel van het project is super-e-papier te maken, dat alle componenten in drie dimensies integreert op plastic. Dat maakt een ongekend flexibel eindproduct mogelijk.’

Paul van Gerven

Terug naar overzicht